Introduzione al VHDL

Corso VHDL per FPGA, basi del liguaggio sintetizzabile e simulazioni VHDL

  HOME >> Courses and Training >> Introduzione al VHDL

VEC100: Corso VHDL Base

Ciclo corsi di programmazione FPGA

L’immaggine del corso VHDL mostra come una struttura if-then-else è compilataDL if the else structure will be compiledQuesto "corso VHDL base" è un’introduzione generale al linguaggio VHDL e al suo utilizzo nella progettazione di logiche  programmabile su FPGA o PLD. L’enfasi è posto sui costrutti di sintesi di VHDL (comunemente detto VHDL sintetizzabile).

 

Tu potrai acquisire una conoscenza di base di VHDL per poter iniziare a creare i files di progetto di una FPGA. Nelle sessioni pratiche di laboratorio, questa tua nuova conoscenza verrà messa alla prova scrivendo progetti semplici ma pratici; questo ti permetterà, con il supporto dell’istruttore, di risolvere i dubbi che logicamente sorgono alla prima applicazione della nuova metodologia di progetto.

 

Potrai verificare i tuoi progetti compilando nell’ambiente software Quartus® Prime e simulando nell’ambiente di simulazione ModelSim®-Intel®.

 

Durata del corso: 2 giorni

 

Al completamento del corso

Tu sarai in grado di:

  • Implementare i costrutti VHDL di base
  • Usare le  design units VHDL:  Entity, architecture, configuration, package
  • Creare modelli comportamentali e strutturali
  • Usare degli operatori aritmetici
  • Scrivere macchine a stati
  • Incorporare blocchi strutturali

 

Competenze richieste:

  • Il background di progettazione logica digitale è indispensabile
  • Una conoscenza della simulazione non è necessaria ma utile
  • Una conoscenza di un linguaggio di programmazione (ad esempio il linguaggio "C") non è necessaria ma utile 
  • Non è necessaria alcuna conoscenza del VHDL o del software Quartus Prime

 

 

GEB Enterprise S.r.l. • VAT 10190271006
Via Rocca di Papa, 21 - 00179 Roma ITALY •
Ph. +39 06 7827464 - Fax: +39 06 7806894 • info@geb-enterprise.com
web-design

Copyright © 2009 GEB Enterprise S.r.l. All rights reserved.


FEED RSS2.0